


Soluzione della prova scritta di Fondamenti di Elettronica del 25 giugno 2014, parte digitale

- 1) In logica domino, essendoci l'invertitore, $F=PD$; lo schema risultante è il seguente:



- 2) La potenza dinamica è data da:

$$P_d = C_L V_{DD}^2 f_{ck} P_F.$$

Infatti la porta dissipa potenza in precarica quando nell'ultima valutazione ha scaricato (cioè uscita a 1). $F=AB+CDE$ è uno in tutti i casi eccetto quando sia AB che CDE sono zero. AB è uno per $1/4$ delle configurazioni, CDE per $1/8$. Quindi $P_F=1-(1-1/4) \cdot (1-1/8)$. Troviamo $P_d=20.6\mu W$.

- 3) Per trovare t_{po} troviamo prima la capacità di ingresso di un invertitore ad area minima:

$$C_i = (1 + \varepsilon)(C_{OX}L_{MIN}^2 + 2C_{GSO}L_{MIN}) = 3.4fF.$$

Abbiamo quindi:

$$t_{po} = \frac{2C_i}{\beta'_n V_{DD}} F(V_T/V_{DD}) = 37ps.$$

- 4) I primi 4 invertitori sono caricati con una capacità che è 3 volte la loro capacità di ingresso; ritardano quindi $3t_{po}$ ciascuno. L'ultimo ha come carico C_L e come capacità di ingresso $3^4 C_i$. Otteniamo:

$$t_p = t_{po} \left(3 \cdot 4 + \frac{C_L}{3^4 C_i} \right) = 580ps.$$

- 5) Essendo pilotato direttamente da un clock, il buffer commuta ad ogni periodo del clock, quindi:

$$P_d = C_{tot} V_{DD}^2 f_{ck}$$

con $C_{tot} = C_L + C_i(3 + 3^2 + 3^3 + 3^4) = 1.4pF$. Otteniamo $P_d=2.8mW$.